



河海大学

## 第2章 运算方法和运算器

• 1、若 $x=103$ ， $y=-25$ ，则下列表示式采用8位定点补码运算实现时，会发生溢出的是（ ）。

A.  $x+y$

B.  $-x+y$

C.  $x-y$

D.  $-x-y$

**[答案]C**

- 2、某字长为8位的计算机中，已知整型变量x、y的机器数分别为 $[x]_{\text{补}}=1111\ 0100$ ， $[y]_{\text{补}}=1011\ 0000$ 。若整型变量 $z=2*x+y/2$ ，则z的机器数为（ ）。

A. 11000000

B. 00100100

C. 10101010


D. 溢出

**[答案]A**



## 2.2.4 基本的二进制加法/减法器

- 基本加法单元（全加器）



$$S_i = (A_i \oplus B_i) \oplus C_i \quad \text{奇数个1}$$

$$C_{i+1} = A_i B_i + B_i C_i + C_i A_i \quad \text{两个以上1}$$

$$= A_i B_i + (A_i \oplus B_i) C_i$$

$A_i$	$B_i$	$C_i$	$S_i$	$C_{i+1}$
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1





# 河海大学

- 某加法器进位链小组信号为 $C_4C_3C_2C_1$ ，低位来的信号为 $C_0$ ，请分别按下述两种方式写出 $C_4C_3C_2C_1$ 的逻辑表达式。
  - (1) 串行进位方式
  - (2) 并行进位方式



## 分析:

- 加法器的进位链的基本逻辑关系

$$C_{i+1} = A_i B_i + (A_i \oplus B_i) C_i$$

- 令  $G_i = A_i B_i$  为进位产生函数（本地进位）

$P_i = A_i \oplus B_i$  为进位传递函数

$P_i C_i$  为传送进位

于是  $C_{i+1} = G_i + P_i C_i$

- 只有  $A_i = B_i = 1$  时，本位才向高位进位
- 当  $A_i \neq B_i$  时，低一位的进位将向更高位传送
- 传送进位和本地进位不可能同时为1



河海大学

# 4位先行进位（超前进位）方式

$$C_1 = G_0 + P_0 C_0$$

$$C_2 = G_1 + P_1 G_0 + P_1 P_0 C_0$$

$$C_3 = G_2 + P_2 G_1 + P_2 P_1 G_0 + P_2 P_1 P_0 C_0$$

$$C_4 = G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 G_0 + P_3 P_2 P_1 P_0 C_0$$

CLA: Carry Look Ahead



## 2.3 定点乘法运算

### 1. 完全软件实现

不设乘除法运算的硬件电路，而是由软件利用运算器中的**加法**和**移位**操作编程进行乘除法运算

### 2. 加法器增加硬件辅助电路实现

利用运算器中的加法器硬件电路和移位电路，再设计必要的扩展电路，用硬件通过加法和移位操作实现乘除法运算

### 3. 专用乘除法器实现

在运算器中除了设置加法器之外，再增加硬件电路设置高速乘除法部件，直接完成乘除法运算



河海大学

# 原码一位乘法运算

$$\text{令 } [X]_{\text{原}} = X_f \cdot X_1 X_2 X_3 \cdots X_n$$

$$[Y]_{\text{原}} = Y_f \cdot Y_1 Y_2 Y_3 \cdots Y_n$$

则

$$\begin{aligned} [X \times Y]_{\text{原}} &= (X_f \oplus Y_f) + (|X| \times |Y|) \\ &= (X_f \oplus Y_f) + (0.X_1 X_2 \cdots X_n \times 0.Y_1 Y_2 \cdots Y_n) \end{aligned}$$

积的符号：被乘数与乘数二符号的异或值

积的数值：被乘数与乘数二数的绝对值之积








## 2.3 定点乘法运算

### • 不带符号的阵列乘法器

5bits \* 5bits的乘法过程描述 (A4A3A2A1A0 \* B4B3B2B1B0) :




可以这样操作: 第1行+第2行、然后加第3行、加第4行、加第5行、加进位行。



## 2.3 定点乘法运算

### • 不带符号的阵列乘法器



**第0步:** 5X5个与门同时工作求 $a_i b_j$ ;

**第1步:** 第1排4个全加器同时工作, 初始进位都为0, 全加器的进位到第2排;

**第2步:** 第2排4个全加器同时工作, 全加器的进位到第3排;

**第3步:** 第3排4个全加器同时工作, 全加器的进位到第4排;

**第4步:** 第4排4个全加器同时工作, 全加器的进位到第5排;

**第5步:** 第5排全加器串行工作, 其中第1个的加数为0, 串行传递进位。



河海大学

# 不带符号的阵列乘法器





河海大学


## 2.3 定点乘法运算

- $(n+1) \times (n+1)$ 带符号的**原码**阵列乘法器
  - 符号位进行异或运算，就是乘积的符号位
  - 尾数部分用“ $n \times n$ 不带符号的阵列乘法器”实现



## 2.3 定点乘法运算

### • 求补电路



从低位往高位找到第一个1，该1通过或门往高位传递，按位取反。

E: 数的符号位;


E=0正数，所有位原样输出， $Ea_3a_2a_1a_0 = 0\ 1010$ ，则 $a_3^*a_2^*a_1^*a_0^* = 1010$

E=1负数，求补， $Ea_3a_2a_1a_0 = 1\ 1010$ ，则 $a_3^*a_2^*a_1^*a_0^* = 0110$



## 2.3 定点乘法运算

- $(n+1) \times (n+1)$ 带符号的补码阵列乘法器



被乘数、乘数的补码尾数  
 转换为原码尾数

原码乘积转换为补码尾数。

**[例23]** 设 $x=+15$ ,  $y=-13$ , 用带求补器的原码阵列乘法器求出乘积 $x \cdot y=?$

解:  $[x]_{\text{原}}=01111$ ,  $[y]_{\text{原}}=11101$ ,  $|x|=1111$ ,  $|y|=1101$

符号位运算:  $0 \oplus 1 = 1$

$$\begin{array}{r}
 \times \quad \quad \quad 1111 \\
 \quad \quad \quad 1101 \\
 \hline
 \quad \quad \quad 1111 \\
 \quad \quad 0000 \\
 \quad 1111 \\
 + \quad 1111 \\
 \hline
 11000011
 \end{array}$$

乘积符号为1, 算后求补器输出11000011,

$[x \times y]_{\text{原}} = 111000011$

换算成二进制数真值是  $x \cdot y = (-11000011)_2 = (-195)_{10}$

被乘数和乘数都是原码时:  
求补操作不执行, 只将去掉符号的数值部分原样输出。

**[例24]** 设 $x=-15$ ,  $y=-13$ , 用带求补器的补码阵列乘法器求出乘积 $x \cdot y=?$  并用十进制数乘法进行验证。

解:  $[x]_{\text{补}}=10001$ ,  $[y]_{\text{补}}=10011$ , 乘积符号位运算:  $1 \oplus 1=0$

尾数部分算前求补器输出  $|x|=1111$ ,  $|y|=1101$

$$\begin{array}{r}
 \times \quad \quad \quad 1111 \\
 \quad \quad \quad 1101 \\
 \hline
 \quad \quad \quad 1111 \\
 \quad \quad 0000 \\
 \quad 1111 \\
 + \quad 1111 \\
 \hline
 11000011
 \end{array}$$

被乘数和乘数都是负数补码时:  
去掉符号位, 其余各位求反加1,  
即完成求补过程得到原码。

乘积符号为0, 算后求补器输出11000011,  $[x \times y]_{\text{补}}=011000011$

补码二进制数真值  $x \cdot y = 1 \times 2^7 + 1 \times 2^6 + 1 \times 2^1 + 1 \times 2^0 = (+195)_{10}$

十进制数乘法验证  $x \cdot y = (-15) \times (-13) = +195$



河海大学

## 2.4 定点除法运算

- 原码除法算法原理(2.4.1)
- 并行除法器(2.4.2)

## 2.4.1 原码除法算法原理

### 1. 分析笔算除法

$$x = -0.1011 \quad y = 0.1101 \quad \text{求 } x \div y$$

$$\begin{array}{r} \phantom{0.} 0.1101 \\ 0.1101 \overline{) 0.10110} \\ \underline{0.01101} \phantom{0} \\ 0.010010 \\ \underline{0.001101} \phantom{0} \\ 0.00010100 \\ \underline{0.00001101} \\ 0.00000111 \end{array}$$

✓ 商符单独处理

? 心算上商

? 余数不动低位补“0”  
减右移一位的除数

$$x \div y = -0.1101 \quad \text{商符心算求得}$$

余数  $-0.00000111$




## 2、不恢复余数的除法

- 人工除法时，人可以比较被除数（余数）和除数的大小来确定商1（够减）或商0（不够减）
- 机器除法时，余数为正表示够减，余数为负表示不够减。不够减时必须恢复原来余数，才能继续向下运算。这种方法叫恢复余数法，控制比较复杂。
- 不恢复余数法（**加减交替法**）  
余数为正，商1，下次**除数右移**（或**部分余数左移**）做减法；  
余数为负，商0，下次**除数右移**（或**部分余数左移**）做加法。  
控制简单，有规律。

## 2.4.2 并行除法器

- 和阵列乘法器非常相似,阵列式除法器也是一种并行运算部件,采用大规模集成电路制造.与早期的串行除法器相比,阵列除法器不仅所需的控制线路少,而且能提供令人满意的高速运算速度。
  - **1.可控加法/减法(CAS)单元**
  - **2.不恢复余数的阵列除法器**

# 1.可控加法/减法(CAS)单元



当输入线**P=0**时,**CAS**作加法运算;


当**P=1**时,**CAS**作减法运算。

$$S_i = A_i \oplus (B_i \oplus P) \oplus C_i$$


$$C_{i+1} = (A_i + C_i) \cdot (B_i \oplus P) + A_i C_i$$

CAS的核心部分是全加器(F.A.)。

-四个输入端、四个输出端



## 2.不恢复余数的阵列除法器



上级商，作为下一级的P（控制端）输入。

## 2.不恢复余数的阵列除法器

- 在不恢复余数的除法阵列中,每一行所执行的操作究竟是加法还是减法,取决于前一行输出的符号与被除数的符号是否一致。
  - 当出现不够减时,部分余数相对于被除数来说要改变符号。这时应该产生一个**商位“0”**,除数首先沿对角线右移,然后加到下一行的部分余数上。
  - 当部分余数不改变它的符号时,即产生**商位“1”**,下一行的操作应该是减法。

## 2.不恢复余数的阵列除法器

- 注意：
  - 最后如果余数为负，需校正
  - 余数符号和被除数相同

### 举例

- $x = 0.101001$ ,  $y = 0.111$ , 求  $x \div y$ 。



## 2.4.2 并行除法器

**[例]**  $x = 0.101001$ ,  $y = 0.111$ , 求  $x \div y$ 。

**[解:]**  $[|x|]_{\text{补}} = 0.101001$ ,  $[|y|]_{\text{补}} = 0.111$ ,  $[-|y|]_{\text{补}} = 1.001$

$+ [-y]_{\text{补}}$	$\begin{array}{r} 0.101001 \\ 1.001 \end{array}$	;被除数 ;第一步减除数y
$+ [y]_{\text{补}} \rightarrow$	$\begin{array}{r} 1.110001 \\ 0.0111 \end{array}$	<0 $q_0=0$ ;余数为负,商0 ;除数右移1位加
$+ [-y]_{\text{补}} \rightarrow$	$\begin{array}{r} 0.001101 \\ 1.11001 \end{array}$	>0 $q_1=1$ ;余数为正,商1 ;除数右移2位减
$+ [y]_{\text{补}} \rightarrow$	$\begin{array}{r} 1.111111 \\ 0.000111 \end{array}$	<0 $q_2=0$ ;余数为负,商0 ;除数右移3位加
	$0.000110$	>0 $q_3=1$ ;余数为正,商1

商  $q = q_0.q_1q_2q_3 = 0.101$ , 余数  $r = (0.00r_3r_4r_5r_6) = 0.000110$



河海大学

## 2.5 定点运算器的组成

- 逻辑运算 (2.5.1)
- 多功能算术/逻辑运算单元 (2.5.2)
- 内部总线 (2.5.3)
- 定点运算器的基本结构 (2.5.4)



河海大学

## 2.5.1 逻辑运算

- 逻辑运算指令
  - 与运算、或运算、非运算、异或运算
- 逻辑运算特点
  - 按位运算
  - 没有进位概念



## 2.5.1 逻辑运算

- 逻辑非运算

【例】  $x_1=0100\ 1011$ ,  $x_2=1111\ 0000$ , 求  $\overline{x_1}$ ,  $\overline{x_2}$

【解】 非运算

$$\overline{x_1} = 1011\ 0100$$

$$\overline{x_2} = 0000\ 1111$$



## 2.5.1 逻辑运算

- 逻辑或运算

【例】  $x = 1010\ 0001$ ,  $y = 1001\ 1011$ , 求  $x + y$

【解】 或运算

$$\begin{array}{r} 1\ 0\ 1\ 0\ 0\ 0\ 0\ 1 \\ +\ 1\ 0\ 0\ 1\ 1\ 0\ 1\ 1 \\ \hline 1\ 0\ 1\ 1\ 1\ 0\ 1\ 1 \end{array}$$



## 2.5.1 逻辑运算

- 逻辑与运算

【例】  $x = 1011\ 1001$ ,  $y = 1111\ 0011$ , 求  $x \cdot y$

【解】 与运算

$$\begin{array}{r} 1\ 0\ 1\ 1\ 1\ 0\ 0\ 1 \\ \cdot\ 1\ 1\ 1\ 1\ 0\ 0\ 1\ 1 \\ \hline 1\ 0\ 1\ 1\ 0\ 0\ 0\ 1 \end{array}$$



## 2.5.1 逻辑运算

- 逻辑异或运算

【例】  $x = 1010\ 1011$ ,  $y = 1100\ 1100$ , 求  $x \oplus y$

【解】 异或运算

$$\begin{array}{r} 1\ 0\ 1\ 0\ 1\ 0\ 1\ 1 \\ \oplus \underline{1\ 1\ 0\ 0\ 1\ 1\ 0\ 0} \\ 0\ 1\ 1\ 0\ 0\ 1\ 1\ 1 \end{array}$$

## 2.5.1 逻辑运算

$\begin{array}{r} 1011 \\ \text{and } 0000 \\ \hline 0000 \end{array}$	$\begin{array}{r} 1011 \\ \text{or } 0000 \\ \hline 1011 \end{array}$	$\begin{array}{r} 1011 \\ \text{xor } 0000 \\ \hline 1011 \end{array}$
$\begin{array}{r} 1011 \\ \text{and } 1111 \\ \hline 1011 \end{array}$	$\begin{array}{r} 1011 \\ \text{or } 1111 \\ \hline 1111 \end{array}$	$\begin{array}{r} 1011 \\ \text{xor } 1111 \\ \hline 0100 \end{array}$

全0屏蔽，


全1保留。

全1屏蔽，

全0保留。

遇0保留，

遇1求反。



$$c=1 \quad F=x$$



$$c=0 \quad F=x$$



$$c=1 \quad F=\bar{x}$$

$$c=0 \quad F=x$$

## 2.5.2 多功能算术/逻辑运算单元(ALU)

- 全加器(**FA**)构成的行波进位加法器,它可以实现补码数的加法运算和减法运算。但是这种加法/减法器存在两个问题:
  - 一是由于串行进位,它的运算时间很长。
  - 二是就行波进位加法器本身来说,它只能完成加法和减法两种操作而不能完成逻辑操作。

- 创新点

- 实现并行进位(先行进位)

- 实现**16**种算术运算，**16**种逻辑运算



# 1.基本思想

- 一位全加器(F A)的逻辑表达式为

- $F_i = A_i \oplus B_i \oplus C_i$

- $C_{i+1} = A_i B_i + B_i C_i + C_i A_i$

- 改进思路



n: 片组号

i: 片组内第i位

$$F_i = X_i \oplus Y_i \oplus C_{n+i}$$

$$C_{n+i+1} = X_i Y_i + Y_i C_{n+i} + X_i C_{n+i}$$

$$X_i = f(A_i, B_i, s_0, s_1, s_2, s_3)$$

$$Y_i = f(A_i, B_i, s_0, s_1, s_2, s_3)$$

4位一片,  $i=0,1,2,3$



## 2.5.2 多功能算术/逻辑运算单元

### • 逻辑表达式

$X_i, Y_i$  与控制参数和输入量的关系

$S_0 S_1$	$Y_i$	$S_2 S_3$	$X_i$
0 0	$\bar{A}_i$	0 0	1
0 1	$\bar{A}_i B_i$	0 1	$\bar{A}_i + \bar{B}_i$
1 0	$A_i \bar{B}_i$	1 0	$\bar{A}_i + B_i$
1 1	0	1 1	$\bar{A}_i$

$$X_i = \bar{S}_2 \bar{S}_3 + \bar{S}_2 S_3 (\bar{A}_i + \bar{B}_i) + S_2 \bar{S}_3 (\bar{A}_i + B_i) + S_2 S_3 \bar{A}_i$$

$$Y_i = \bar{S}_0 \bar{S}_1 \bar{A}_i + \bar{S}_0 S_1 \bar{A}_i B_i + S_0 \bar{S}_1 A_i \bar{B}_i$$

$$X_i = \overline{S_3 A_i B_i} + S_2 A_i \bar{B}_i$$


$$Y_i = \overline{A_i + S_0 B_i + S_1 \bar{B}_i}$$

$$F_i = Y_i \oplus X_i \oplus C_{n+i}$$

$$C_{n+i+1} = Y_i + X_i C_{n+i}$$

$X_i, Y_i$  只与  $S_i, A_i, B_i$  有关，  
可以根据  $A, B, S$  直接求得。

## 2.5.2 多功能算术/逻辑运算单元ALU



- 如何实现先行进位？

答：由于每一位中X、Y的产生是同时的，则可以由下面方法算出并行进位的 $C_{n+4}$

$$C_{n+1} = Y_0 + X_0 C_n$$

$$C_{n+2} = Y_1 + X_1 C_{n+1} = Y_1 + Y_0 X_1 + X_0 X_1 C_n$$

$$C_{n+3} = Y_2 + X_2 C_{n+2} = Y_2 + Y_1 X_1 + Y_0 X_1 X_2 + X_0 X_1 X_2 C_n$$


$$C_{n+4} = Y_3 + X_3 C_{n+3} = \underbrace{Y_3 + Y_2 X_3 + Y_1 X_2 X_3 + Y_0 X_1 X_2 X_3}_{\text{G进位发生输出}} + \underbrace{X_0 X_1 X_2 X_3}_{\text{P进位传送输出}} C_n$$

**G**进位发生输出

**P**进位传送输出

- 器件： 74181

# 74181芯片




# 74181ALU功能表

操作选择	运算功能		
S3S2S1S0	M=H 逻辑功能	M=L 算术功能	
		Cn'=H(无进位)	Cn=L(有进位)
0 0 0 0	$F=A'$	$F=A$	$F=A$ 加1
0 0 0 1	$F=(A+B)'$	$F=A+B$	$F=(A+B)$ 加1
0 0 1 0	$F=A'B$	$F=A+B'$	$F=(A+B')$ 加1
0 0 1 1	$F=0$	$F=$ 减 1(2的补码)	$F=0$
0 1 0 0	$F=(AB)'$	$F=A$ 加 $AB'$	$F=A$ 加 $AB'$ 加1
0 1 0 1	$F=B'$	$F=(A+B)$ 加 $AB'$	$F=(A+B)$ 加 $AB'$ 加1
0 1 1 0	$F=A\oplus B$	$F=A$ 减 $B$ 减1	$F=A$ 减 $B$
0 1 1 1	$F=AB'$	$F=AB'$ 减1	$F=AB'$
1 0 0 0	$F=A'+B$	$F=A$ 加 $AB$	$F=A$ 加 $AB$ 加1
1 0 0 1	$F=A\odot B$	$F=A$ 加 $B$	$F=A$ 加 $B$ 加1
1 0 1 0	$F=B$	$F=(A+B')$ 加 $AB$	$F=(A+B')$ 加 $AB'$ 加1
1 0 1 1	$F=AB$	$F=AB$ 减1	$F=AB$
1 1 0 0	$F=1$	$F=A$ 加 $A$	$F=A$ 加 $A$ 加1
1 1 0 1	$F=A+B'$	$F=(A+B)$ 加 $A$	$F=(A+B)$ 加 $A$ 加1
1 1 1 0	$F=A+B$	$F=(A+B')$ 加 $A$	$F=(A+B')$ 加 $A$ 加1
1 1 1 1	$F=A$	$F=A$ 减1	$F=A$



## 2.5.2 多功能算术/逻辑运算单元

- 算术/逻辑运算单元74181ALU



$M=1, F_i=X_i \oplus Y_i$ , 屏蔽了进位, 可变换为各种逻辑运算。

$M=0, F_i=X_i \oplus Y_i \oplus C_i$ , 可变换为各种算术运算。




河海大學

74181ALU






- 设计16位ALU(组间行波进位)




## 4. 两级先行进位的ALU


- **74181ALU**设置了**P**和**G**两个本组先行进位输出端。
- 如果将**四片74181**的**P,G**输出端送入到**74182**先行进位部件（**CLA**）,又可实现**第二级的先行进位**,即组与组之间的先行进位。
- **74181**的先行进位输出依次 **$P_0, G_0, P_1, G_1, P_2, G_2, P_3, G_3$** , 先行进位部件**74182CLA**



# 74182芯片

74182芯片是专门与74181ALU芯片配套使用的先行进位部件(CLA)，可以为4个74181ALU芯片提供芯片间的先行进位支持，从而构成一个16位全先行进位ALU。





## 2.5.2 多功能算术/逻辑运算单元ALU

- 4、两级先行进位的ALU

4片（组）的先行进位逻辑


$$C_{n+x} = G_0 + P_0 C_n$$

$$C_{n+y} = G_1 + P_1 C_{n+x} = G_1 + G_0 P_1 + P_0 P_1 C_n$$


$$\begin{aligned} C_{n+z} &= G_2 + P_2 C_{n+y} \\ &= G_2 + G_1 P_2 + G_0 P_1 P_2 + P_0 P_1 P_2 C_n \end{aligned}$$

$$\begin{aligned} C_{n+4} &= G_3 + P_3 C_{n+z} \\ &= G_3 + G_2 P_3 + G_1 P_2 P_3 + G_0 P_1 P_2 P_3 + P_0 P_1 P_2 P_3 C_n \\ &= G^* + P^* C_n \end{aligned}$$

- $G^*$ 为成组先行进位发生输出
- $P^*$ 为成组先行进位传送输出



## 2.5.2 多功能算术/逻辑运算单元ALU



2个74L182

8个4位ALU74L181

图2.14 用两个16位全先行进位逻辑级联组成的32位ALU

• 算术 / 逻辑运算单元**74181ALU**可完成  
\_\_\_\_\_。

- A 16种算术运算功能
- B 16种逻辑运算功能
- C 16种算术运算功能和16种逻辑运算功能
- D 4位乘法运算和除法运算功能

• 四片**74181**和**1**片**74182**器件相配合，具有如下进位传递功能（ ）。

A. 串行进位

B. 组内先行进位，组间先行进位

C. 组内先行进位，组间串行进位

D. 组内串行进位，组间先行进位


• 已知**SN74181**和**SN74182**芯片分别是**4位ALU**部件和**4位CLA**部件，用它们构成**64位快速ALU**时，所需的**SN74181**和**SN74182**的芯片数分别是（ ）

A. 8, 2

B. 8, 3

C. 16, 4

D. 16, 5



**64 位三级先行进位ALU**



## 2.5.3 内部总线

### • 总线结构


- **共享性**：总线所连接的所有部件都可以通过它传送信息。
- **分时性**：在某一个时间范围内，总线只允许一个部件发送信息到总线上。显然，共享是分时实现的。
- **总线协议**：总线不仅是一组传输线路，同时连接到总线上的所有部件都必须共同遵守一组规则和约定，称为总线协议（Protocol）。它一般包括信号线定义、数据格式、时序关系、信号电平、控制逻辑等。
- **易扩展性**。增加、移除部件方便。



## 2.5.3 内部总线

- 内部总线

- CPU内部各部件（算术/逻辑运算单元ALU、控制器、寄存器）之间的连线，即内部信息交换通路。






## 2.5.3 内部总线

- 外部总线

- CPU与存储器、输入设备、输出设备之间的连线，即外部信息交换通路。






## 2.5.3 内部总线

### • 总线的内部形态

- 并行传送的一组线、同时传送若干位，每根线传送一个位。
- 总线上数据的发送、接收是可控的。



发送  
选通信号

接收  
选通信号


## 2.5.4 定点运算器的基本结构

- 运算器包括
  - **ALU**
  - 阵列乘除器
  - 寄存器
  - 多路开关
  - 三态缓冲器
  - 数据总线等逻辑部件



## 2.5.4 定点运算器的基本结构

- 单总线结构的运算器



指令：ADD R0, R1

含义：R0+R1→R0

执行过程（三步）：

R0 → A


R1 → B

A+B→R0



## 2.5.4 定点运算器的基本结构

- 双总线结构的运算器



指令：ADD R0, R1

含义： $R0+R1 \rightarrow R0$

执行过程（**二步**）：


$R0 \rightarrow$  总线1  $\rightarrow$  ALU,  $R1 \rightarrow$  总线2  $\rightarrow$  ALU;

ALU运算  $\rightarrow$  缓冲器  $\rightarrow$  总线1  $\rightarrow$  R0



## 2.5.4 定点运算器的基本结构

- 三总线结构的运算器



指令：ADD R0, R1

含义：R0+R1→R0

执行过程（**二步**）：

R0→总线1→ALU, R1→总线2→ALU;

ALU运算→总线3→R0



## 2.6.1 浮点加法、减法运算

- 浮点加法、减法运算过程

设有两个浮点数  $x$  和  $y$ , 它们分别为:

$$x = M_x \cdot 2^{E_x}$$

$$y = M_y \cdot 2^{E_y}$$


则浮点加法、减法运算结果为:

$$z = x \pm y = (M_x \cdot 2^{E_x - E_y} \pm M_y) \cdot 2^{E_y} \quad E_x \leq E_y$$



## 2.6.1 浮点加法、减法运算

- 浮点加法、减法运算过程：多阶段（并行）



9-1、 $x=2^{-011} \times 0.100101$ ， $y=2^{-010} \times (-0.011110)$ ，求 $[x+y]$

- 设尾数阶码均使用双符号位的补码表示

$$[x]_{\text{浮}} = 11\ 101, 00.100101 \quad [y]_{\text{浮}} = 11\ 110, 11.100010$$

1) 求阶差并对阶

$$[\Delta E]_{\text{补}} = [E_x - E_y]_{\text{补}} = [E_x]_{\text{补}} + [-E_y]_{\text{补}} = 11\ 101 + 00\ 010 = 11\ 111$$

对阶后的 $x$ 表示为：

$$[x]_{\text{浮}} = 11\ 110, 00.010010(1)$$

2) 尾数求和

$$[M_s]_{\text{补}} = [M_x + M_y]_{\text{补}} = 11.110100(1)$$

$$\begin{array}{r} 00.010010(1) \\ + 11.100010 \\ \hline 11.110100(1) \end{array}$$

3) 规格化处理

执行2次左规处理， $M_s = 11.010010(0)$ ， $E_s = 11\ 100$

4) 舍入处理 采用0舍1入法处理，则舍去0

5) 判溢出 阶码符号位为11，不溢出

故得最终结果为  $x+y=2^{-100} \times (-0.101110)$

9-1、 $x=2^{-011} \times 0.100101$ ,  $y=2^{-010} \times (-0.011110)$ , 求  $[x-y]$

- 设尾数阶码均使用双符号位的补码表示

$$[x]_{\text{浮}} = 11\ 101, 00.100101 \quad [y]_{\text{浮}} = 11\ 110, 11.100010$$

1) 求阶差并对阶

$$[\Delta E]_{\text{补}} = [E_x]_{\text{补}} + [-E_y]_{\text{补}} = 11\ 101 + 00\ 010 = 11\ 111$$

对阶后的  $x$  表示为:

$$[x]_{\text{浮}} = 11\ 110, 00.010010\ (1) \quad 00.0\ 1\ 0\ 0\ 1\ 0\ (1) [M_x]_{\text{补}}$$

2) 尾数求差

$$\begin{array}{r} + \quad 00.0\ 1\ 1\ 1\ 1\ 0 \quad [-M_y]_{\text{补}} \\ \hline 00.1\ 1\ 0\ 0\ 0\ 0\ (1) \end{array}$$

$$[M_s]_{\text{补}} = [M_x - M_y]_{\text{补}} = 00.110000\ (1)$$

3) 规格化处理 不需规格化

4) 舍入处理 采用0舍1入法处理, 则进位,  $M_s = 00.110001$

5) 判溢出 阶码符号位为11, 不溢出

故得最终结果为  $x-y = 2^{-010} \times 0.110001$

● 若浮点数用补码表示，则判断是否为规格化数的方法是\_\_\_\_\_。

- A. 阶符与数符相同为规格化数
- B. 阶符与数符相异为规格化数
- C. 数符与尾数小数点后第一位数字相异为规格化数
- D. 数符与尾数小数点后第一位数字相同为规格化数

• 在二进制浮点数的规格化操作中，当尾数绝对值小于 $1/2$ 时，应该将（ ）。

A. 尾数左移，阶码减小

B. 尾数右移，阶码增大

C. 尾数左移，阶码增大

D. 尾数右移，阶码减小



河海大学

# 本次作业

P69习题: 7(1)、9(2)





# 河海大学

## 本章重点

- 原码、补码、反码、移码的求法及表示范围
- 补码加减法运算、溢出检测方法
- 并行加法器的进位方法及逻辑表达式
- 阵列乘法、阵列除法运算
- 浮点加减法运算



河海大學

Q&A



河海大學  
HOHAI UNIVERSITY